Разработка электроники
на FPGA

С помощью языка описания аппаратуры (HDL) – например, Verilog или VHDL – мы создаем высокоуровневое представление цифровой микросхемы.

Для проверки ее функциональности и производительности HDL-код переводится в RTL-представление. Затем оно преобразуется в таблицу соединений вентилей, которая загружается в FPGA. Чтобы ускорить разработку, мы используем Embedded Development Kit (EDK) и многоразовые IP-блоки.

В ходе разработки IP-блоков команда проводит функциональное, временное и логическое тестирование.

Для тестирования готового устройства и проверки логических элементов применяются различные инструменты отладки: генераторы сигналов, осциллографы, анализаторы спектра и логические анализаторы, а также встроенные логические анализаторы.

Так мы можем убедиться, что каждый блок кода правильно обрабатывает простые сигналы и что каждый сигнальный интерфейс правильно подсоединен.

Программируемые логические устройства (CPLD) уступают FPGA в гибкости, но имеют более простую архитектуру. Мы рекомендуем использовать CPLD в решениях на базе обычных микроконтроллеров или микропроцессоров, от которых требуется высокоскоростная обработка данных для выполнения несложных задач.

CPLD дешевле и более энергоэффективны, чем FPGA. Они имеют более низкое энергопотребление в режиме ожидания. Прошивку CPLD сложнее взломать, поскольку она хранится во внутренней энергонезависимой памяти. Наконец, из-за особенностей архитектуры время компиляции проектов у CPLD меньше, чем у FPGA.